矽光子是什麼？為何AI需要它？優勢、原理、概念股一次看

• 上層（矽層 Si）： 用於製作光波導、調變器等光學元件的主要層。
• 中層（二氧化矽絕緣層）： 負責上下隔離與光學約束。
• 底層（矽基板 Substrate）： 提供整體晶片的支撐底座。

而藉由 CMOS（互補式金氧半導體）半導體製程技術，可以在矽光子晶片上製作並整合光波導和調變器等等光學元件。這種做法能讓資料直接在晶片之間、甚至晶片內部，以光訊號取代部分電訊號進行傳輸，縮短高速電訊號需要傳輸的距離，降低過程中的能量損耗。以下是矽光子系統的核心光學元件說明：

• 光波導（Waveguide）：負責引導光訊號在晶片內傳輸，是光在矽光晶片中主要走的路徑。
• 調變器（Modulator）：光訊號的訊號載入與開關裝置，負責把電子資料寫入光波中。
• 光耦合器（Optical I/O Coupler，如光柵與邊緣耦合器）：將晶片外部光源匯入矽光子元件，幫助讀取晶片上儲存的資料。
• 光檢測器（Photodetector）：訊號接受器，接收輸出端的光訊號後，轉成光電流並處理成電訊號，供後續運算元件處理。

廣告

隨著生成式 AI、大型語言模型（LLM）訓練、大型資料中心（Data Center）與高效能運算（HPC）的需求爆發式成長，傳統電訊號傳輸的物理瓶頸浮現，推動矽光子成為台積電、Intel、AMD 等全球半導體巨頭極力發展佈局的重要技術。

傳統電訊號傳輸 vs 矽光子傳輸原理比較

一般的電路板上，佈滿許多由銅線製程的電路，當中的電子便會循著這些銅製電路前行來傳遞訊號。傳統的電訊號傳輸方式流程為：

1. 產生電訊號：處理器、記憶體或其他電子元件先將資料轉換成電訊號，利用電壓或電流的變化來代表 0 與 1 的數位資訊。
2. 電訊號沿金屬傳輸：產生的電訊號會沿著晶片內部或晶片之間的金屬互連傳遞。這些金屬導線就像「電子高速公路」，負責將訊號從發送端送往接收端。
3. 接收端判讀電訊號：當電訊號抵達接收端後，接收電路會偵測電壓或電流的變化，將其重新判讀為數位資料，再交由處理器、記憶體或其他電子元件進一步處理。

廣告

但當資料量與傳輸速度提高，傳統電訊號傳輸容易面臨會面臨「能量耗損、訊號依距離拉長而衰減、高頻下容易產生電磁干擾」等等問題，增加訊號完整性與功耗的管理難度。

而矽光子傳輸，比起傳統電傳輸多了「轉換成光訊號」環節，讓資料能以光訊號形式進行高速傳輸。透過「矽」良好的導光性，具有更高的頻寬潛力與頻寬密度，且可以透過不同波長同時傳輸多組資料（也就是波分多工 WDM ）。加上光訊號不需要像電訊號一樣依靠金屬導線傳輸，因此可避免部分高速電訊號傳輸造成的電阻與高頻損耗，因此在高速、長距離的資料搬移場景中，光訊號有明顯優勢。

矽光子傳輸的流程為：

廣告

1. 訊號轉換，將電訊號載入光訊號：資料在電腦、伺服器或網路設備中原本以電訊號形式存在。傳輸時，系統會由雷射提供光源，再透過調變器將電子訊號載入光波中，形成可供傳輸的光訊號。
2. 光訊號傳輸：轉換後的光訊號進入晶片內部的光波導（Waveguide）。利用矽與二氧化矽介面的全反射效能，光線能以極低衰減與低散射的速度，精準傳送到指定目的地。
3. 訊號接收，將光訊號轉回電訊號：當光訊號抵達接收端後，光檢測器會將光能重新轉換為電訊號，供後續處理器、交換器或其他運算元件讀取與運算，完成一次完整的資料傳輸。

簡單來說，傳統電訊號傳輸是「用電子跑資料」，矽光子傳輸則是「把資料轉成光，讓光載著資料跑」。矽光子的主要優勢並不是單純只有「光跑的比電子快」，而是當資料量與傳輸距離增加時，光傳輸能以更高的頻寬密度、更低的傳輸損耗，以及較低的每位元能耗來處理巨量資料。

廣告

以下用表格比較「傳統電訊號傳輸」與「矽光子傳輸」的差異：

矽光子的5大優勢

1. 高頻寬，傳輸效能高：矽光子利用光訊號傳遞資料，具有較高的頻寬密度，能支援高速、大量的資料傳輸。此外，還可以結合「波分多工（WDM）」，讓不同波長的光同時承載不同資料，在不大幅增加實體線路的情況下，提高單一光路的資料容量，提升傳輸效能。
2. 訊號品質耗損低：透過矽光子技術，讓資料轉換成光訊號傳輸，不需要像電訊號一樣依靠金屬導線，因此能降低高速電訊號傳輸所面臨的部分損耗與訊號衰減。同時，光訊號具有高度的抗電磁干擾能力，這使矽光子在高速、大量資料傳輸時具有明顯優勢，維持訊號完整性。
3. 能量消耗少：矽光子由於是以光訊號傳輸，不會像電流通過金屬導線一樣產生電阻性焦耳熱，在高速傳輸下具有降低每位元能耗的潛力。而透過將光介面微縮進晶片（例如 CPO 共同封裝技術）等架構，能縮短電訊號傳輸距離，降低整體能源消耗，緩解 AI 機房的散熱與能源問題。
4. 體積小：矽光子能利用半導體製程，在晶片上整合光波導、分光器、調變器與光偵測器等元件，將原本分散的光學功能集中在小型光子晶片中。這樣的高密度整合不僅能縮小光電元件的體積，也能釋放伺服器與主機板內部的珍貴空間，在有限的空間內提供更多資料傳輸通道。
5. 具備降低成本的潛力：矽光子可以借助成熟的 CMOS 半導體製程與晶圓製造技術，將多種光學元件整合在晶片上，並利用晶圓級製造方式提高生產效率與規模化能力。相較於完全依賴獨立光學元件的製造方式，這種半導體化的製程具備降低單位成本、推動大規模量產的潛力。不過，目前雷射整合、封裝、測試與良率仍是市場現在需克服的挑戰。

目前矽光子技術面臨的 2 大挑戰

儘管矽光子技術具有眾多優勢，但要邁向大規模商業化量產，在發展上仍面臨兩大核心挑戰：

1. 光電元件整合複雜：矽光子需要整合光波導、調變器、光偵測器與雷射等不同元件，但這些元件所需的材料與製程條件並不完全相同，當要把不同材料與製程整合在同一套光電系統中協同運作，會使元件整合、製造與封裝的複雜度大幅提高。此外，光纖與晶片之間的「光學耦合（Coupling）」也需要高度精準的對準，使製程與封裝更加複雜，也增加成本與良率控制的難度。
2. 測試難度高：隨著矽光子學從研究實驗室走向大規模生產，品質測試必須變得更快、更可重複、更自動化。和傳統電晶片測試不同，矽光子晶片在晶圓級測試（Wafer-level Test）時，必須同步驗證光功率、光纖耦合品質等等多項複雜參數，這要求測試設備必須將光學自動對準、精密微動定位、電氣探測整合到單一的測試環境中。若有微小的位置偏差或溫度波動，都可能造成測試結果失真，使量產端的測試成本與時間居高不下。

什麼是 CPO（共同封裝光學）？與矽光子技術有何關聯性？

CPO（Co-Packaged Optics，共同封裝光學）是一種先進封裝技術，它將光學引擎（Optical Engine）與交換器（Switch ASIC）或 AI 晶片整合在同一個封裝內，讓兩者封裝架構高度接近，藉此縮短電訊號傳輸距離，降低功耗並提高頻寬，被視為因應 AI 與高效能運算大量資料傳輸需求的重要架構。

談到 AI 光通訊時，CPO（Co-Packaged Optics，共同封裝光學）與矽光子常被一同提起，但兩者並不一樣，屬於「技術元件」與「系統架構」互相搭配的兩個不同層次：

• 矽光子是一種「光傳輸技術」，負責將光學元件微縮於晶片上，用光來傳送資料
• CPO 是一種「封裝架構」，負責把光學元件和電子晶片整合在一起，縮短傳輸距離、提高效能

矽光子可以將光波導、調變器、光偵測器等光子元件高度整合在晶片上，形成光學引擎，而 CPO 則進一步將矽光子做成的光引擎放到交換器 ASIC 或其他運算晶片附近，縮短訊號傳輸距離，降低電訊號傳輸的損耗與功耗，並改善高速訊號的完整性。

矽光子與 CPO 的未來發展趨勢：台積電 COUPE 平台

隨著生成式 AI、大型語言模型與 AI 資料中心快速擴張，GPU、CPU 與網路交換器之間需要傳輸的資料量持續增加。傳統銅線與可插拔式光模組逐漸面臨頻寬、功耗、訊號損耗與散熱等物理瓶頸。因此，矽光子與 CPO 被視為下一世代 AI 高效能運算的重要技術方向，受到半導體與資料中心產業高度關注。

根據 MarketsandMarkets 的市場研究，全球矽光子市場 2024 年規模約為 21.6 億美元，預估 2030 年將達到 96.5 億美元，2025～2030 年複合年增長率（CAGR）約 29.5%。

為了加速矽光子與 CPO 技術落地，台積電在 2026 年技術論壇公布了「COUPE on substrate」的發展。COUPE（Compact Universal Photonic Engine，中文常譯為「緊湊型通用光子引擎」）是台積電開發的矽光子與光電整合封裝平台，目標是解決 AI 資料中心在高速傳輸下逐漸浮現的功耗、延遲與訊號損耗問題。不同於業界過往的做法，COUPE 融合台積電自家的先進製程與封裝能量，有以下三大核心技術突破：

1. 3D 異質整合，提升傳輸效率：打破業界傳統 2.5D 平面排列的限制，COUPE 採用台積電 SoIC-X 3D 晶片堆疊技術，將控制電晶片（EIC）直接貼合於光子晶片（PIC）頂部，縮短兩者之間的高速電訊號傳輸距離，降低了介面阻抗，大幅提升訊號傳輸效率。
2. 電路路徑極小化，降低功耗與延遲：當光子引擎直接整合到封裝內部，大幅縮短電訊號傳輸距離，減少過程中的電訊號損耗。台積電表示，COUPE 相較於電路板上的可插拔方案，可達到 2 倍功耗效率，並降低 90% 延遲。
3. 高度封裝彈性，支援更高密度的資料傳輸：COUPE 並非獨立運作的光學技術，而是可以與台積電的 SoIC、CoWoS 等先進封裝技術形成整合，將光子引擎納入高效能運算系統。這種將光學傳輸直接帶入封裝的架構，有望進一步提升系統的頻寬密度與能源效率。

討論矽光子時，常聽到的 LPO、NPO 又是什麼？與 CPO 有何差異？

什麼是 LPO？

LPO（Linear Pluggable Optics，線性可插拔光學） 是一種針對高速資料傳輸所設計的低功耗光傳輸技術，它保留傳統光模組可插拔、容易更換與維護的架構，但移除光模組內的 DSP（數位訊號處理器，負責對高速訊號進行降噪、重組等處理，確保訊號品質符合標準。），改為採用線性驅動架構，由交換器 ASIC 的高速 SerDes 搭配具備等化（均衡）功能的 Driver 與 TIA 直接處理高速訊號。

透過這種「去 DSP 化」的極簡設計，在不改變可插拔模組形式的前提下，降低光模組的功耗與延遲，因此在邁向 CPO 終極封裝的過渡期，LPO 被視為最能快速幫 AI 資料中心「減重省電」的過渡方案技術。

LPO 主要優勢如下：

• 降低功耗： 移除光模組中的 DSP，可減少數位訊號處理所消耗的能源，和傳統可插拔光模組相比，LPO 大約可降低約 50% 的功耗，顯著減輕 AI 資料中心的供電負擔與散熱壓力。
• 降低延遲： 少了 DSP 進行複雜數位訊號處理的時間，可縮短部分訊號處理時間，有助於降低整體傳輸延遲。
• 保留可插拔與維護彈性： LPO 不需要像 CPO 一樣將光學元件直接整合進 ASIC 封裝，仍維持傳統光模組的可插拔形式。因此，發生故障時可以直接更換模組，對既有資料中心的部署與維護較為友善。

什麼是 NPO？

NPO（Near-Packaged Optics，近封裝光學）是一種將光學引擎移近核心運算或交換器晶片的光傳輸架構，定位介於傳統可插拔光模組與 CPO（共同封裝光學）之間。NPO 微幅縮短電路行程，將光學引擎配置在更靠近交換器晶片（ASIC）的位置，降低訊號傳輸所產生的損耗與功耗。NPO 的設計擺脫了傳統插拔式走線過長的金屬損耗，又無需過早面臨 CPO 異質晶片共同封裝的極高工藝門檻，在技術可行性與效能提升之間取得平衡

NPO 主要優勢如下：

• 降低傳輸功耗：將光學引擎靠近 ASIC，可縮短高速電訊號的傳輸距離，降低電訊號傳輸造成的損耗與功耗。
• 兼顧整合與導入彈性：和 CPO 相比，NPO 通常保留較高程度的光學引擎獨立性，有助於降低高度整合所帶來的設計與製造複雜度。
• 維護成本與風險相對可控： 光引擎與核心晶片在實體上依然保持獨立，通常更容易進行故障隔離、維修或更換。

LPO vs NPO vs CPO 比較表

矽光子的主要應用領域有哪些？

矽光子因擁有高整合度與低功耗特性，應用領域也從資料中心與電信通訊，逐步延伸至光學雷達（LiDAR）、生醫感測與其他光學感測應用場景。以下是矽光子主要的應用領域：

• AI 與高效能運算（HPC）資料中心：

這是目前需求最迫切、商業化規模最大的領域。生成式 AI 與 LLM（大語言模型）訓練亟需GPU、AI 加速器與網路交換器之間的資料傳輸，透過矽光子打造的高速光收發器，並進一步結合 CPO、NPO 等架構，將光學傳輸更靠近運算晶片，降低高速電訊號傳輸的功耗與傳輸負擔。

• 5G / 6G 通訊與電信基站：

電信是矽光子另一項重要應用，5G / 6G 通訊要求更高的頻寬與極低的延遲，矽光子技術可以提供高速光纖網路，並降低傳輸損耗，在成本、空間、功耗方面都具有優勢，未來可望隨著 6G 與高速光網路需求持續發展。

• 車用 LiDAR 與自動駕駛：

全自動駕駛系統依賴高精度的 3D 環境感測器（LiDAR，光學雷達）。利用矽光子技術能縮減體積與生產成本，推動自動駕駛的普及。

• 生物醫療與感測器：

矽光子也可應用於生物感測與醫療診斷，例如利用微環共振器、光子晶體與干涉器等結構偵測生物分子，發展小型化、可整合的生醫感測晶片。

台灣矽光子、CPO 概念股有哪些？

隨著矽光子技術逐步進入實際應用，相關概念股也受到市場關注。以下整理矽光子概念股相關個股資訊：

美國矽光子、CPO 概念股有哪些？

在產業鏈分工中，台廠發揮半導體製造與高階封測優勢，構建無法替代的整合代工生態系。而美商則掌握關鍵技術、架構設計與通訊協定。以下整理美國矽光子概念股相關資訊：

矽光子常見問題