CoWoS是什麼？解析AI晶片背後的先進封裝技術

CoWoS 可以在同一塊基板和中介層上，並排與堆疊多顆晶片，讓不同功能的晶片緊密相連，生產出體積更小、傳輸效能更佳的晶片產品，也是目前最成熟、可量產的高效能封裝方案之一。

由於 CoWoS 技術複雜度、製造成本極高，所以目前主要應用於 AI 伺服器、HPC 高效能運算、5G 通訊、車用電子等領域上，並非普及於一般的消費性電子產品中。

CoWoS 與 GPU、HBM 有何關聯性？AI 晶片為什麼需要先進封裝？

在當前的 AI 晶片的算力競爭中，我們經常聽到高階 GPU 供不應求，而其中的關鍵往往卡在 CoWoS 產能以及 HBM 供應。這三者究竟是什麼關係？為什麼少了其中一個，AI 晶片就動彈不得？以下將詳細深入說明。

GPU 是什麼？

GPU，全名是 Graphics Processing Unit，中文名稱為「圖形處理器」，原本是為了圖形渲染而設計，與擅長處理單一複雜任務的 CPU 不同，GPU 由數千個小核心組成，可以同時處理數千或數萬個任務。

廣告

在 AI 與深度學習的世界中，同時需要好幾百億個參數進行反覆計算這種工作不需要高深的單一邏輯，而是需要同時處理天文數字般的簡易運算，所以具備大量平行運算核心的 GPU，近年已成為 AI 訓練與推論的核心運算晶片。

HBM 是什麼？

HBM，全名是 High Bandwidth Memory，中文名稱為「高頻寬記憶體」，是一種針對高效能運算量身打造的記憶體。

傳統記憶體（如 DDR 或 GDDR）不僅容量有限，和處理器（CPU／GPU）之間的距離也較遠，所以傳輸速度較慢。而 HBM 則是將多個 DDR 晶片垂直堆疊起來，可以大幅縮小晶片在電路板上佔用的面積，並且提升傳輸速度。

為什麼 AI 時代，各國都想要 CoWoS 封裝產能？

在 AI 運算架構中，GPU 負責執行大量平行運算，是 AI 系統的核心運算單元，HBM 則負責儲存並高速傳輸 GPU 運算所需的大量資料。由於 AI 工作負載需要 GPU 與記憶體之間頻繁交換資料，如果兩者距離過遠，或者資訊交換速度太慢，即使 GPU 與 HBM 本身具備高效能，都可能會限制 AI 的整體表現。

廣告

這時候，負責連接兩者的「封裝技術」就顯得相當重要。

在傳統封裝技術中，GPU 與記憶體通常會安裝在不同位置，透過電路板上的導線傳輸資料，但傳輸距離較長，在傳輸過程中容易出現訊號衰減的狀況，也會增加延遲與功耗，難以滿足 AI 運算的需求。

而 CoWoS 封裝技術，可以將 GPU 與多顆 HBM 緊密整合在同一封裝內，有效提升資料傳輸速度，為 AI 提供更強大的算力，這也是 CoWoS 在 AI 供應鏈中變重要的原因。

CoWoS 與台積電的關係

CoWoS 一詞的出現，最早可以追溯到 2011 年，當時業界熱門話題是「3D IC」，就是將邏輯、記憶體等晶粒以封裝技術立體堆疊，可大幅縮小體積。日月光、矽品等大廠都積極搶進，視為下一個金礦。

面對產業趨勢，台積電創辦人張忠謀在法說會上宣布推出 CoWoS，並說明自己跳下來做先進封裝的理由：「a clear ownership of long process flow」（漫長流程中的明確責任歸屬）。

簡單而言，就是為了可以更好做到風險控管。

廣告

以輝達的 GPU H100 為例，其結構可視為一塊夏威夷披薩，最上層是一片火腿（4 奈米製程 GPU 晶粒），旁邊緊緊接著幾片鳳梨（高頻寬記憶體 HBM）。下面還有一層起司（矽中介層）、再下去是餅皮（載板）。

封裝業者瞄準的「3D IC」商機，是台積做完「火腿」，就運到日月光或矽品廠內，再跟 SK 海力士進貨「鳳梨」，接續完成披薩。

只不過，一片封裝好的 H100，售價超過 3 萬美元。其中產自台積的「火腿」，成本可能就超過幾千美元。

封裝廠當即面對一個很實際的問題。中間那層「起司」——矽中介層採用晶圓廠等級的加工技術，難度極高，一旦出狀況，超級昂貴的「火腿」也一起報廢。

此時就微妙了。台積的毛利率超過 50%，代表「火腿」一出廠就身價倍增。但如果是台積在自家工廠從頭做到尾，做壞了，只需要自行吸收成本。

廣告

「它做壞一個，只要賠一個，我做壞一個要賠兩個，那客戶當然會算，」一手在矽品打造先進封裝產線的前研發副總馬光華解釋，即便封裝廠報價遠低於台積，仍然無法與台積電與之抗衡，CoWoS 技術也因此成為台積壟斷先進封裝的關鍵。

CoWoS 的 3 種製程介紹

CoWoS 又分為 CoWoS-S、CoWoS-R、CoWoS-L 3 種製程方案，可以滿足不同成本、效能與晶片尺寸的需求：

CoWoS-S

CoWoS-S 中的「S」代表 Silicon Interposer，意思是「矽中介層」，原理是在晶片與底層的封裝基板間，加入一層矽中介層，提升線路密度，讓晶片間訊號傳輸的品質更穩定，適合需要大量資料交換的 GPU、AI 加速器與高效能運算晶片等。

CoWoS-R

CoWoS-R 中的「R」意思是 RDL（Redistribution Layer），中文稱為「重佈線層」。技術原理是使用有機的重佈線層結構取代矽中介層。因為 RDL 的生產成本較為便宜，且具有較高的設計彈性，所以可以用於封裝較大尺寸的晶片，有效控制成本，也適合客製化晶片使用。

CoWoS-L

CoWoS-L 中的「L」全名為 Local Silicon Interconnect，代表「局部矽互連」，是結合 CoWoS-S 與 CoWoS-R 優勢的封裝方案。技術原理以 RDL 為主，但在需要快速傳遞訊息的地方，嵌入小塊矽橋，保有傳輸速度與大尺寸的技術優勢，適合更大型、更複雜、高效能的先進 AI 晶片使用。

為了更直觀地看懂 3 種方案的不同，重點差異整理如下表：

CoWoS 與 FOPLP、WMCM、EMIB 有何不同？

除了 CoWoS 之外，近年來在業界備受矚目的 FOPLP 與 WMCM，還有新崛起的 EMIB 同樣屬於先進封裝技術，究竟這四者有何不同？以下帶你一次看懂。

FOPLP

FOPLP 全名為 Fan-Out Panel Level Packaging，中文稱為「扇出型面板級封裝」，它打破傳統晶圓的圓形限制，改用方形面板，減少裁切時的邊緣浪費，可以提升面板利用率，讓一次製程可以產出好幾倍的晶片數量，降低生產成本。

方形比圓形基板達到更好的利用率。

WMCM

WMCM 全名為 Wafer-Level Multi-Chip Module，中文稱為「晶圓級多晶片模組」，技術原理是把多個功能晶片（如 CPU、GPU、RF 等）在晶圓階段時就整合在一個模組中，最後再進行封裝。由於 WMCM 直接在晶圓級進行整合，因此具有低功耗、低延遲、高散熱效率、高整合度的優勢，能將空間利用率發揮到極致，適合空間有限、重視功耗、散熱與整合度的行動裝置晶片，例如未來手機的 SoC、智慧手錶或特殊應用積體電路（ASIC）。

EMIB

EMIB 全名為 Embedded Multi-die Interconnect Bridge，中文稱為「嵌入式多晶片互連橋接」，是由英特爾（Intel）主導研發的先進封裝技術，也是目前台積電 CoWoS 的強勁競爭對手。

與 CoWoS 採用大面積矽中介層不同，EMIB 在封裝基板內部，埋入微小的「矽橋」，當兩顆晶片需要進行高速資料傳輸時，就可以透過這些矽橋互連。

由於 EMIB 僅在晶片需要連接的位置使用矽橋，相較於使用大型矽中介層的 CoWoS，可以降低封裝成本與技術複雜度，也擺脫了矽中介層的限制，讓晶片封裝的尺寸更有彈性。

英特爾最新展示的 EMIB-T 技術，結合了矽穿孔（TSV）技術，藉由在矽晶圓上鑽孔並使用導電材質填滿的方式，實現晶片間的垂直整合與更高密度連接，受到不少 AI 大廠的關注與青睞。

CoWoS 封裝技術的未來挑戰

雖然 CoWoS 封裝技術為晶片生產帶來極大突破，但其實也存在不少挑戰：

• 產能瓶頸

市場對於晶圓代工的需求量大幅提升，CoWoS 產能成為台積電一大瓶頸。目前 NVIDIA 等大企業佔用超過 40～50％ 產能，造成其餘客戶等待交貨時間大幅拉長。台積電總裁魏哲家也坦言，CoWoS 產能當前產能嚴重供不應求，正積極擴廠提升產量。

• 散熱技術

隨著晶片擁有更高的堆疊容量與介面密度，散熱也變成了一個棘手問題。傳統風冷／液冷系統無法直接應用在 CoWoS 生產的晶片上面，台積電需要開發更加先進的熱管理技術，才能確保晶片在運行時不會因為溫度過高而影響效能。

• 良率不穩

CoWoS 屬於高密度的封裝技術，生產過程每一階段對製程精度、封裝材料及測試都具備極高要求。現階段良率仍不夠穩定，測試的覆蓋範圍和精度也還有待進一步提升。

• 成本過高

雖然 CoWoS 技術有助於大幅降低損壞時的風險成本，但目前總體成本價格仍舊過高。目前主要僅應用於高階晶片，難以大量普及。

• 技術競爭與供應鏈布局

受到地緣政治與供應鏈安全考量影響，美國等國家正大力資助英特爾（Intel）提升在美境內的先進封裝產能，積極推動半導體製造與先進封裝能力在地化，希望降低對單一供應鏈的依賴。未來 CoWoS 的競爭不僅是技術與產能競爭，也將涉及全球半導體供應鏈布局。

CoWoS 進化：CoPoS 與 CoWoP 封裝技術介紹

CoWoS 雖然仍是高階 AI 晶片的主流封裝技術，但產業也開始尋找更具擴充性與成本效益的下一代方案。其中，CoPoS 與 CoWoP 便是近年受到關注的先進封裝技術，被視為 CoWoS 後續演進的重要方向。

CoPoS

CoPoS 全名為 Chip-on-Panel-on-Substrate，是將晶片放在方形面板中介層上，最後再與底部的基板貼合。相較於圓形的晶圓，方形面板可提供更大的製作面積，解決了圓形邊緣裁切的浪費問題、顯著提升封裝空間的利用率，更打破了傳統晶圓尺寸的極限，能讓 AI 晶片在單一封裝內獲得更多算力。

CoWoP

CoWoP 全名為 Chip-on-Wafer-on-Platform PCB，在傳統 CoWoS 中，晶片是透過中介層連接，最後放到一片巨大的基板上。而 CoWoP 重新調整了層次架構，將小晶片直接整合至一個預先設計好的高效能封裝體中，有時會省略傳統大面積中介層，或改用 3D 堆疊與更短的垂直導線來取代。縮短了晶片到最底層封裝體之間的距離，帶來更低的電阻與更高的訊號完整性。

CoWoS 概念股是什麼？相關個股有哪些？

所謂的「概念股」，指的是一系列具有相同主題、類型的股票。而「CoWoS 概念股」則是指在 CoWoS 封裝供應鏈中扮演關鍵角色的上市公司。隨著台積電擴大產能、AI 應用加速，相關企業也因需求推升而成為市場關注焦點，成為投資人心中的熱門的股票選擇。

CoWoS 概念股相關個股資訊如下：

隨著 AI 浪潮席捲全球，NVIDIA、AMD、Google 等科技巨頭爭相推出AI晶片，市場對CoWoS產能的需求呈現爆炸性成長，整體產業前景看好、供應鏈規模可望持續成長。然而，美國總統川普祭出的晶片管制政策，可能成為影響台積電供應鏈的變因，加上不少個股現已有翻漲情勢，因此投資人若有意進場，仍須評估自身財力，做好風險控管。