CoPoS是什麼？與CoWoS差在哪？玻璃核心基板、CoPoS概念股全攻略

CoWoS vs. CoPoS 關鍵規格比較

CoWoS、CoPoS、CoWoP 差在哪？一次看懂台積電大型先進封裝布局

要更深入了解 CoPoS 是什麼，必須先知道它從哪裡來。前述提及的 CoWoS、CoPoS 以及接下來會介紹的 CoWoP，其實都是先進封裝技術的一員。

在 AI 時代下，先進封裝之所以成為兵家必爭之地，主因是過去半導體業界遵循的摩爾定律遭遇瓶頸。當微縮製程推進到 2 奈米、3 奈米時，單靠「把電晶體做小」不僅面臨物理極限，成本更是呈指數型上升。因此，半導體業界將目光從「前端晶圓製造」轉向「後端先進封裝」，透過將多個邏輯晶片（如 GPU、ASIC）與高頻寬記憶體（HBM）緊密整合，縮短訊號傳輸距離並降低功耗，從而顯著提升整體晶片效能。

身為全球半導體巨頭，台積電早在 2012 年便正式量產 CoWoS。於 2026 年 10 月 15 日舉行的法人說明會上，董事長暨總裁魏哲家指出，目前 CoWoS 依然是發展主力與客戶首選；特別是目前實際量產高達 5.5 倍*光罩尺寸的先進封裝產品，良率表現極佳、客戶非常滿意，魏哲家更自信強調，這項技術當前除了台積電「沒有人做得到」。

*光罩尺寸（Reticle Size）：指曝光機單次曝光的最大面積極限。光罩倍數越高，代表中介層面積越大，能整合的晶片與高頻寬記憶體（HBM）數量也越多。

CoWoS 目前仍是台積電先進封裝主力

CoWoS（Chip-on-Wafer-on-Substrate）是台積電發展最久、技術最成熟的 2.5D 晶圓級封裝。其製程分為兩階段：CoW（Chip-on-Wafer）先在「圓形臨時載板」上將多顆邏輯晶片與高頻寬記憶體（HBM）整合於中介層，達成近距離高密度互聯；WoS（Wafer-on-Substrate）則是移除圓形臨時載板後，將整合後的中介層貼合至底層封裝基板。依中介層材質不同，CoWoS 衍生出三種製程方案：

廣告

• CoWoS-S：採用矽中介層（Silicon Interposer），透過矽穿孔（TSV）與高密度金屬線路連接邏輯晶片及高頻寬記憶體（HBM），具備高密度互連優勢，主要應用於高效能運算（HPC）與 AI 晶片。
• CoWoS-R：採用由聚合物與銅導線構成的重布線層（RDL）中介層，具備較佳的結構韌性與設計彈性，有利於擴大封裝尺寸，滿足大型多晶片整合需求。
• CoWoS-L：結合了 CoWoS-S 與 CoWoS-R 的優勢，中介層主體以重佈線層（RDL）為主，並在需要高密度互聯之處嵌入小塊「矽橋」，兼顧大型封裝擴展能力與晶片間高速傳輸需求，適用於更複雜大型的 AI 與 HPC 系統。

根據台積電法說會資訊，除了目前正大量生產 5.5 倍光罩尺寸的 CoWoS，也正積極開發 9 倍光罩尺寸產品，預計 2028 年更將推出高達 14 倍光罩尺寸的 CoWoS。這能幫助容納更龐大的邏輯晶片與高頻寬記憶體（HBM）組合並持續提升產能，足見 CoWoS 目前仍為台積電的絕對主力且仍在持續蓬勃發展中。

廣告

CoPoS 面板級封裝提升面積生產率，試驗線正建置中

雖然台積電先進封裝仍以 CoWoS 為主，且持續朝向更大封裝面積邁進，但卻也並未放棄尋求成本與面積利用率更具效益的方案，而這項方案正是「CoPoS（Chip-on-Panel-on-Substrate）」。

CoPoS 和 CoWoS 最大的差異，就在於以「方形臨時載板（Panel）」取代「圓形臨時載板（Wafer）」。這種「化圓為方」的架構變革，擺脫了圓形晶圓載體邊角材料浪費的問題，使面積利用率大幅提升至 80% 以上，非常適合封裝體積日益龐大的超大型 AI 晶片。

值得留意的是，當上層臨時載板的形狀改變，也將直接連動底層封裝基板的設計與材質變革，為了因應大面積帶來的熱應力問題，底層封裝基板需採用更低熱膨脹係數的材料（如玻璃核心基板），以及新一代抗翹曲設計，才能確保整體封裝良率。

廣告

目前台積電正積極建置 CoPoS 試驗線，不過根據法說會說法，相關技術與良率預計預計還需約一年時間成熟，規劃於 2027 年進行試生產。根據 TrendForce 報告指出，台積電將先從 310×310 毫米的小面板尺寸開始，而市場也預估未來會再逐步向更大尺寸（如 515 × 510 毫米、750×620 毫米）發展。

去除封裝基板，CoWoP 會是新一代主要封裝路線？

CoWoP（Chip-on-Wafer-on-PCB）則是今年產業媒體熱烈討論的新興先進封裝概念，最初曝光於疑似輝達（NVIDIA）員工所提供的簡報圖片中，不過輝達尚未公開證實此資訊。

與 CoWoS、CoPoS 不同，CoWoP 並非由台積電所推出的先進封裝平台，且目前僅屬於概念發想，還未真正落實。其核心概念在於「省去封裝結構中最底層的封裝基板」，嘗試將晶片與中介層整合模組直接連接至高精密度類載板（SLP）或高性能系統主機板 PCB 上。

這樣的好處在於能進一步減薄封裝體厚度、縮短傳輸路徑並降低材料成本。不過 CoWoP 未來的實際應用與可行性仍尚待產業進一步釐清與驗證。

廣告

以下同步透過表格彙整 CoWoS、CoPoS 與 CoWoP 三大先進封裝技術的核心架構、技術優勢與發展進度，帶你快速掌握三者的主要差異！

CoPoS 面板級封裝仍面臨 3 大技術挑戰

雖然 CoPoS 能大幅提升面積利用率與生產效率，是備受矚目的下一代先進封裝技術，但目前仍處於研發驗證階段，距離成熟量產仍須克服 3 大關鍵挑戰：

1. 大尺寸面板翹曲

大面積面板進行高溫製程時，容易因不同材質間的熱膨脹係數（CTE）差異產生彎曲變形，這種熱翹曲不僅會破壞光學對位精度，更可能在後續製程中引發焊點裂紋與線路斷裂等良率問題，且面板尺寸越大，翹曲問題越嚴重。為此，半導體業界正轉向尋求更理想的封裝材料，如具備高剛性、高平整度，且熱膨脹係數與矽晶片更接近的「玻璃」材質，以降低熱應力並抑制翹曲。

2. 互聯密度與訊號完整性

現行成熟的 CoWoS-S 矽中介層可實現 5～8 μm 等級的線寬與線距；相較之下，部分面板級封裝製程的線寬與線距約為 8～15 μm，在導線精細度與互連密度上仍有差距，可能限制輸入／輸出（I/O）連接密度，進而影響邏輯晶片與高頻寬記憶體（HBM）之間的資料傳輸效能。

因此，如何在大尺寸面板上實現更精細的重布線層（RDL），同時維持訊號完整性與製程良率，會是 CoPoS 必須克服的重要挑戰。

3. 初期設備投資與良率風險

從圓形晶圓載體轉向矩形面板加工，需要導入或調整大尺寸搬運、曝光對位、晶片接合與檢測設備，增加初期資本支出。此外，面板面積擴大後，製程均勻性與缺陷控制更加複雜，局部瑕疵可能影響多個封裝單元的良率，進而增加材料損失與製造成本。因此，能否在試生產階段穩定提升良率、實現預期成本效益，同樣為 CoPoS 商業化生產的關鍵。

CoPoS 一定會使用「玻璃核心基板」嗎？優勢、挑戰與量產計畫一次看

解答這個問題前，必須先釐清「玻璃」在封裝架構中的角色。無論是 CoWoS 或 CoPoS，將晶片與中介層進行整合時，所使用的「臨時載板」原本就是玻璃材質（分為圓形與方形）。

如今市場關注的技術革新，是指封裝體最底層的「封裝基板」是否進一步升級為「玻璃核心基板（Glass Core Substrate）」，即改採高剛性、高平整度的玻璃芯，取代傳統 ABF 載板中的有機樹脂層。

採用玻璃核心基板的最大好處，在於玻璃具備極高的剛性與平整度，且熱膨脹係數（CTE）與矽晶片極為接近，能從根本上解決大面積面板受熱後的翹曲問題。此外，玻璃在傳輸高頻電子訊號時，具備低訊號耗損與優異的絕緣特性，是降低功耗、維持訊號完整性的理想材料。

然而，玻璃材質雖好，目前卻面臨兩大技術難關：

1. 玻璃通孔技術（TGV）門檻極高

要在玻璃芯進行微米級垂直打孔（TGV），並填入銅導線實現訊號垂直傳輸的難度極大，容易在雷射鑽孔時產生微小裂縫、因能量波動導致孔徑不一，且在大批量生產時相當依賴高精度的動態對準技術。

2. 缺乏從小面積逐步放大的良率累積經驗

回顧 CoWoS 的發展歷程，其載板尺寸是從小面積逐步擴大（從早期的 1 倍、2 倍光罩發展至目前的 5.5 倍光罩），一路累積製程經驗並修正；而玻璃核心基板若一開始就直攻大面積面板，容易增加良率上的挑戰。

因此，CoPoS 早期並不一定會直接採用「玻璃核心基板」，CoPoS 的核心本質在於「化圓為方」，將臨時載板由圓形轉為方形才是首要任務。根據 TrendForce 報告分析，玻璃核心基板的商業化量產預計要到 2030 年後才較有機會實現。

儘管距離全面量產尚需時間，但從玻璃通孔（TGV）、雷射加工、研磨蝕刻到高階檢測設備，已衍生出全新的製程需求與供應鏈商機，包含積極轉向玻璃核心基板的面板廠群創（3481）與友達（2409）、專攻 TGV 技術與玻璃加工的宸鴻（3673）及正達（3149），以及佈局設備檢測的鈦昇（8027）與群翊（6664）等台廠，皆已提前卡位這股未來的玻璃技術熱潮。

台積電 CoPoS 何時量產？從驗證、試產到量產時程一次看

CoPoS 的量產時程預計將更早於玻璃核心基板的驗證與採用。

根據 TrendForce 報告，台積電 CoPoS 封裝技術預計先從 310×310 毫米的較小面板尺寸切入：2026 年為設備與材料供應商的關鍵驗證期；2027 年進入試生產；2028 年下半年就將正式邁入量產。此量產時程與台積電於法說會說法高度吻合，即 2026 年進行試驗線建置，2027 年待製程與良率趨於成熟後再導入試生產。

在生產基地建置方面，業界傳出台積電預計透過采鈺（6789）建置首條 CoPoS 實驗線，並規劃將量產據點設於嘉義先進封測七廠（AP7）的 P4 與 P5 廠區；同時，美國亞利桑那廠亦規劃同步或接續跟進，實現台美兩地雙線佈局。

CoPoS 供應鏈與概念股有哪些？

CoPoS 不只是將圓形晶圓載體製程轉向矩形面板，更可能帶動先進封裝設備、檢測技術與材料需求的轉變。隨著加工面積擴大，半導體業者需要導入適用於大尺寸面板的精密設備、強化製程良率控制，也為台灣設備、載板及面板廠創造新的技術布局機會。

以下從 5 大關鍵環節，解析 CoPoS 帶來的潛在商機與相關概念股：

1. 先進封裝與封測

作為 CoPoS 先進封裝平台的核心主導者，台積電（2330） 負責關鍵技術開發與產能建置。隨著台積電將資源集中於前段晶圓製造與高階 CoPoS、CoWoS 先進封裝製程，後續龐大的成品測試與外圍委外封測需求，預計將使日月光投控（3711）、京元電子（2449） 與力成（6239）等 OSAT 封測大廠同步迎來產能外溢效益。

2. 面板級封裝設備

CoPoS 載體改為大尺寸矩形面板後，對精密黏晶、雷射加工、熱處理與濕製程等設備提出更高要求。除了須支援大尺寸面板搬運與精密對位，也必須確保加工均勻性，以維持封裝良率。相關潛力概念股包括提供點膠與自動化設備的萬潤（6187）、專攻真空除泡與翹曲控制設備的印能科技（7734）、布局濕製程清洗與蝕刻設備的弘塑（3131）、辛耘（3583），以及提供烘烤與熱製程設備的志聖（2467）。

3. 檢測與量測設備

面板尺寸擴大後，大面積熱翹曲、RDL 細線路瑕疵與多晶片對位偏差等問題更加嚴重，需要高精度自動光學檢測（AOI）與量測設備，及早發現製程異常、改善封裝良率。潛力概念股包括專攻大面積面板與先進封裝 AOI 的晶彩科（3535）、大量（3167），以及主攻高階系統級測試與溫控設備的致茂（2360）等。

4. ABF 載板與封裝材料

CoPoS 雖改變部分封裝製程的加工形式，但最底層仍需仰賴 ABF 封裝基板連接晶片模組與系統主機板。隨著 AI 晶片尺寸增大與層數增加，帶動高階、大面積 ABF 載板與具備低熱膨脹係數（CTE）的抗翹曲先進材料需求大增。潛力概念股包括專攻高階大面積 ABF 載板的欣興（3037）與景碩（3189）。

5. 面板與玻璃核心基板

CoPoS 朝大面積面板發展，讓具備大尺寸玻璃處理、精密對位與鍍膜能力的顯示器面板廠順勢切入先進封裝領域。潛力概念股包括轉型 FOPLP（扇出型面板級封裝）有成的群創（3481），以及發揮大尺寸玻璃加工優勢布局玻璃穿孔（TGV）技術的友達（2409）。不過，玻璃核心基板目前並非 CoPoS 初期量產的必要條件，商業化進程仍待長期觀察。

雖然 CoPoS 為先進封裝供應鏈帶來新商機，但投資人在佈局 CoPoS 概念股時仍需保持理性，因為 CoPoS 目前仍處於建置與驗證階段，尚未進入正式量產，明確的生產時程仍有變數；且即便未來進入試產階段，大面積良率拉升也需時間驗證與克服，因此不宜盲目追高。

建議投資人還需持續關注台積電法說會揭露的 CoPoS 技術進展，以及相關台廠的設備驗證、客戶訂單、量產良率與營收表現，評估企業能否將技術布局轉化為實際營運成果！

• 延伸閱讀：友達、群創股價翻倍有理嗎？最夯CoPoS、玻璃基板都還要等
• 延伸閱讀：比台積早一步量產！力成押注AI面板級封裝，超微、博通搶著包產能

有關 CoPoS 的常見問題 FAQ