- 天下Web only
- CoPoS是什麼?
- CoPoS vs CoWoS差在哪?
- 台積電為何現在布局CoPoS?
- CoPoS會取代CoWoS嗎?
- CoPoS概念股有哪些?
- CoPoS對產業的3大影響
- CoPoS常見問題FAQ
CoPoS是什麼?
CoPoS(Chip-on-Panel-on-Substrate)是一種「面板級先進封裝技術」,核心概念是把傳統圓形晶圓製程,改成使用更大尺寸的方形面板來進行封裝。這樣的改變不只是形式上的差異,而是直接影響到晶片尺寸、成本與產能效率。
在AI晶片愈做愈大、運算需求愈來愈高的情況下,傳統晶圓尺寸逐漸成為限制。面板級封裝提供更大的加工面積,讓單次生產可容納更多晶片,並降低單位成本,是目前業界積極投入的方向之一。
CoPoS和CoWoS、FOPLP差在哪?
目前AI晶片主流封裝技術是CoWoS,但隨著需求暴增,其限制也逐漸浮現。CoPoS與另一種技術FOPLP(Fan-Out Panel Level Packaging)常被一起討論,三者的差異在於基板、尺寸與應用場景。
CoWoS採用晶圓為基礎,技術成熟、已大規模量產;CoPoS與FOPLP則轉向面板,試圖突破尺寸與成本瓶頸,成熟度仍在發展中。
| 技術 | 基礎材料 | 成熟度 | 特點 | 適用場景 |
|---|---|---|---|---|
| CoWoS | 晶圓(Wafer) | 高(已量產) | 穩定、高效能 | AI GPU、HPC |
| CoPoS | 面板(Panel) | 中(開發中) | 大尺寸 | 下一代AI晶片 |
| FOPLP | 面板(Panel) | 中(發展中) | 高密度、薄型化 | 行動裝置、車用晶片、物聯網 |
台積電為何現在布局CoPoS?
台積電法說中,魏哲家強調AI需求持續強勁,而這正是台積電提前布局CoPoS的核心原因。當前CoWoS產能已經長期吃緊,甚至成為AI產業成長的瓶頸之一,迫使業者尋找替代或補充方案。
此外,AI晶片尺寸與複雜度快速提升,現有封裝技術面臨物理極限。台積電透過建立CoPoS試產線,實際上是在為「下一個10年的封裝需求」做準備。
布局CoPoS的3大原因:
- AI需求爆發,CoWoS產能長期不足
- 晶片尺寸變大,現有技術接近極限
- 提前卡位下一世代封裝技術
CoPoS會取代CoWoS嗎?
短期來看,CoPoS不會取代CoWoS,而是「補充角色」。目前CoWoS仍是AI晶片主流封裝技術,且技術成熟、良率穩定,短期內難以被完全取代。
但從長期趨勢觀察,隨著AI模型規模持續擴大,晶片需求會越來越大、越來越複雜,面板級封裝的優勢將逐漸顯現。CoPoS更可能在特定應用(超大晶片)中成為主流。
CoPoS概念股有哪些?
隨著台積電正式推出CoPoS(Chip-on-Panel-on-Substrate)封裝平台,並規劃最快2028年量產,市場也開始聚焦「誰能打進供應鏈」。與過去CoWoS相比,CoPoS導入面板(Panel)與新材料(如玻璃、藍寶石),並結合RDL(重佈線層)技術,意味著供應鏈結構將更廣,涵蓋設備、自動化、檢測與材料等多個領域。
目前台積電首波供應鏈名單,除了國際設備大廠外,也納入多家台廠:
- 設備與製程:致茂、辛耘、志聖、均華
- 封裝與製程設備延伸:印能、弘塑
- 檢測與自動化:大量、倍利科、晶彩
- 材料與載具:家登
- 其他供應鏈:力鼎、佳宸、亞智科技
CoPoS對產業的3大影響
隨著台積電推動CoPoS(面板級封裝)技術,先進封裝已不再只是「後段製程」,而是直接影響AI效能與成本的核心關鍵。這項技術不僅回應AI晶片尺寸快速放大的需求,也將重塑半導體產業的競爭邏輯與供應鏈結構。
CoPoS 3大產業影響:
- 競爭焦點從製程延伸到封裝:過去半導體競爭多集中在製程節點(如3奈米、2奈米),但隨著AI晶片對運算與整合需求提升,封裝技術的重要性快速上升。像CoWoS已成為AI晶片不可或缺的一環,而CoPoS則進一步把競爭推向「更大尺寸與更高整合度」。
- 台積電技術護城河進一步擴大:CoPoS的推出,讓台積電從晶圓代工延伸到更完整的先進封裝布局,強化其一站式服務能力。從CoWoS、SoIC到CoPoS,台積電正逐步建立更完整的封裝技術矩陣。
- 面板與材料供應鏈角色提升:CoPoS導入面板、玻璃基板與新材料,代表供應鏈不再只侷限於傳統半導體設備與載板廠,而是擴展到面板、材料與自動化設備等領域。這讓更多台廠有機會切入先進封裝供應鏈,形成新的產業分工與成長動能。
CoPoS常見問題FAQ
(整理:李若綈)
天下總主筆陳良榕專欄。半導體狂熱、科技巨頭謀略的最犀利解讀
看懂科技大勢,獨家解讀
請查看您的信箱,我們將寄送驗證信給您,確保未來信件會送到您的信箱